寄存器这个太多太繁芜，不适宜写故事，拖了良久，总算是写完了，这篇文章就来详细聊聊x86/x64架构的CPU中那些纷繁繁芜的寄存器们。
长文预警，时速较快，请系好安全带～起飞~
自1946年冯·诺伊曼领导下出身的天下上第一台通用电子打算机ENIAC至今，打算机技能已经发展了七十多载。
从当初专用于数学打算的庞然大物，到后来大型机做事器时期，从个人微机技能发达发展，到互联网浪潮席卷环球，再到移动互联网、云打算日月牙异确当下，打算机变的形态互异，无处不在。
这七十多年中，涌现了数不清的编程措辞，通过这些编程措辞，又开拓了无数的运用程序。
可无论什么样的运用程序，什么样的编程措辞，终极的程序逻辑都是要交付给CPU去实行实现的（当然这里有些不严谨，除了CPU，还有协处理器、GPU等等）。以是理解和学习CPU的事理都是对打算机根本知识的夯实大有裨益。
在七十多年的漫长进程中，也呈现了不少架构的CPU。
MIPS
PowerPC
x86/x64
IA64
ARM
······
这篇文章就以市场运用最为广泛的x86-x64架构为目标，通过学习理解它内部的100个寄存器功能浸染，来串联阐述CPU底层事情事理。
通过这篇文章，你将理解到：
CPU指令实行事理
内存寻址技能
软件调试技能事理
中断与非常处理
系统调用
CPU多任务技能
什么是寄存器？寄存器是CPU内部用来存放数据的一些小型存储区域，用光降时存放参与运算的数据和运算结果以及一些CPU运行须要的信息。
x86架构CPU走的是繁芜指令集（CISC） 路线，供应了丰富的指令来实现强大的功能，与此同时也供应了大量寄存器来赞助功能实现。这篇文章将覆盖下面这些寄存器：
通用寄存器
标志寄存器
指令寄存器
段寄存器
掌握寄存器
调试寄存器
描述符寄存器
任务寄存器
MSR寄存器
通用寄存器首当其冲的是通用寄存器，这些的寄存器是程序实行代码最最常用，也最最根本的寄存器，程序实行过程中，绝大部分韶光都是在操作这些寄存器来实现指令功能。
所谓通用，即这些寄存器CPU没有分外的用场，交给运用程序“随意”利用。把稳，这个随意，我打了引号，对付有些寄存器，CPU有一些潜规则，用的时候要把稳。
eax: 常日用来实行加法，函数调用的返回值一样平常也放在这里面
ebx: 数据存取
ecx: 常日用来作为计数器，比如for循环
edx: 读写I/O端口时，edx用来存放端口号
esp: 栈顶指针，指向栈的顶部
ebp: 栈底指针，指向栈的底部，常日用ebp+偏移量的形式来定位函数存放在栈中的局部变量
esi: 字符串操作时，用于存放数据源的地址
edi: 字符串操作时，用于存放目的地址的，和esi两个常常搭配一起利用，实行字符串的复制等操作
在x64架构中，上面的通用寄存器都扩展成为64位版本，名字也进行了升级。当然，为了兼容32位模式程序，利用上面的名字仍旧是可以访问的，相称于访问64位寄存器的低32位。
rax rbx rcx rdx rsp rbp rsi rdi
除了扩展原来存在的通用寄存器，x64架构还引入了8个新的通用寄存器：
r8-r15
在原来32位时期，函数调用时，那个时候通用寄存器少，参数绝大多数时候是通过线程的栈来进行通报（当然也有利用寄存器通报的，比如著名的C++ this指针利用ecx寄存器通报，不过能用的寄存器毕竟不多）。
进入x64时期，寄存器资源富余了，参数通报绝大多数都是用寄存器来传了。寄存器传参的好处是速率快，减少了对内存的读写次数。
当然，详细利用栈还是用寄存器传参数，这个不是编程措辞决定的，而是编译器在编译天生CPU指令时决定的，如果编译器非要在x64架构CPU上利用线程栈来传参那也不是弗成，这个对高等措辞是无感知的。
标志寄存器标志寄存器，里面有浩瀚标记位，记录了CPU实行指令过程中的一系列状态，这些标志大都由CPU自动设置和修正：
CF 进位标志
PF 奇偶标志
ZF 零标志
SF 符号标志
OF 补码溢出标志
TF 跟踪标志
IF 中断标志
······
在x64架构下，原来的eflags寄存器升级为64位的rflags，不过其高32位并没有新增什么功能，保留为将来利用。
指令寄存器eip: 指令寄存器可以说是CPU中最最主要的寄存器了，它指向了下一条要实行的指令所存放的地址，CPU的事情实在便是不断取出它指向的指令，然后实行这条指令，同时指令寄存器连续指向下面一条指令，如此不断重复，这便是CPU事情的基本日常。
而在漏洞攻击中，黑客想尽办法费尽心机都想要修正指令寄存器的地址，从而能够实行恶意代码。
同样的，在x64架构下，32位的eip升级为64位的rip寄存器。
段寄存器段寄存器与CPU的内存寻址技能紧密干系。
早在16位的8086CPU时期，内存资源宝贵，CPU利用分段式内存寻址技能：
16位的寄存器能寻址的范围是64KB，通过引入段的观点，将内存空间划分为不同的区域：分段，通过段基址+段内偏移段办法来寻址。
这样一来，段的基地址保存在哪里呢？8086CPU专门设置了几个段寄存器用来保存段的基地址，这便是段寄存器段的由来。
段寄存器也是16位的。
段寄存器有下面6个，前面4个是早期16位模式就引入了，到了32位时期，又新增了fs和gs两个段寄存器。
cs: 代码段
ds: 数据段
ss: 栈段
es: 扩展段
fs: 数据段
gs: 数据段
段寄存器里面存储的内容与CPU当前事情的内存寻址模式紧密干系。
当CPU处于16位实地址模式下时，段寄存器存储段的基地址，寻址时，将段寄存器内容左移4位（乘以16）得到段基地址+段内偏移得到终极的地址。
当CPU事情于保护模式下，段寄存器存储的内容不再是段基址了，此时的段寄存器中存放的是段选择子，用来指示当前这个段寄存器“指向”的是哪个分段。
把稳我这里的指向打了引号，段寄存器中存储的并不是内存段的直接地址，而是段选择子，它的构造如下：
16个bit长度的段寄存器内容划分了三个字段：
PRL: 特官僚求级，便是我们常说的ring0-ring3四个特权级。
TI: 0表示用的是全局描述符表GDT，1表示利用的是局部描述符表LDT。
Index: 这是一个表格中表项的索引值，这个表格叫内存描述符表，它的每一个表项都描述了一个内存分段。
这里提到了两个表，全局描述符表GDT和局部描述符表LDT，关于这两个表的先容，下面先容描述符寄存器时再详述，这里只须要知道，这是CPU支持分段式内存管理须要的表格，放在内存中，表格中的每一项都是一个描述符，记录了一个内存分段的信息。
保护模式下的段寄存器和段描述符到末了的内存分段，通过下图的办法联系在一起：
通用寄存器、段寄存器、标志寄存器、指令寄存器，这四组寄存器共同构成了一个基本的指令实行环境，一个线程的高下文也基本上便是这些寄存器，在实行线程切换的时候，便是修正它们的内容。
掌握寄存器
掌握寄存器是CPU中一组相称主要的寄存器，我们知道eflags寄存器记录了当前运行线程的一系列关键信息。
那CPU运行过程中自身的一些关键信息保存在哪里呢？答案是掌握寄存器！
32位CPU统共有cr0-cr4共5个掌握寄存器，64位增加了cr8。他们各自有不同的功能，但都存储了CPU事情时的主要信息：
cr0: 存储了CPU掌握标记和事情状态
cr1: 保留未利用
cr2: 页缺点涌现时保存导致出错的地址
cr3: 存储了当提高程的虚拟地址空间的主要信息——页目录地址
cr4: 也存储了CPU事情干系以及当古人任务的一些信息
cr8: 64位新增扩展利用
个中，CR0尤其主要，它包含了太多主要的CPU信息，值得单独关注一下：
一些主要的标记位含义如下：
PG: 是否启用内存分页
AM: 是否启用内存对齐自动检讨
WP: 是否开启内存写保护，若开启，对只读页面考试测验写入时将触发非常，这一机制常常被用来实现写时复制功能
PE: 是否开启保护模式
除了CR0，另一个值得关注的寄存器是CR3，它保存了当提高程所利用的虚拟地址空间的页目录地址，可以说是全体虚拟地址翻译中的顶级指挥棒，在进程空间切换的时候，CR3也将同步切换。
调试寄存器在x86/x64CPU内部，还有一组用于支持软件调试的寄存器。
调试，对付我们程序员是家常便饭，必备技能。但你想过你的程序能够被调试背后的事理吗？
程序能够被调试，关键在于能够被中断实行和规复实行，被中断的地方便是我们设置的断点。那程序是如何能在碰着断点的时候停下来呢？
对付一些阐明实行（PHP、Python、JavaScript）或虚拟机实行（Java）的高等措辞，这很随意马虎办到，由于它们的实行都在阐明器/虚拟机的掌控之中。
而对付像C、C++这样的“底层”编程措辞，程序代码是直接编译成CPU的机器指令来实行的，这就须要CPU来供应对付调试的支持了。
对付常日的断点，也便是程序实行到某个位置下就停下来，这种断点实现的办法，在x86/x64上，是利用了一条软中断指令：int 3来进行实现的。
把稳，这里的int不是指高等措辞里面的整数，而是表示interrupt中断的意思，是一条汇编指令，int 3则表示中断向量号为3的中断。
在我们利用调试器下断点时，调试器将会把对应位置的原来的指令更换为一个int 3指令，机器码为0xCC。这个动为难刁难我们是透明的，我们在调试器中看到的依然是原来的指令，但实际上内存中已经不是原来的指令了。
顺便提一句，两个0xCC是汉字【烫】的编码，在一些编译器里，会给线程的栈中添补大量的0xCC，如果程序出错的时候，我们常常会看到很多烫烫烫涌现，便是这个缘故原由。
言归正传，CPU在实行这条int 3指令时，将自动触发中断处理流程（虽然这实际上不是一个真正的中断），CPU将取出IDTR寄存器指向的中断描述符表IDT的第3项，实行里面的中断处理函数。
而这个中断描述符表，早在操作系统启动之初，就已经提前安排好了，以是实行这条指令后，操作系统的中断处理函数将参与，来处理这一事宜。
后面的过程就多了，大略来说，操作系统会把触发这一事宜的进程冻结起来，随后将这一事宜发送到调试器，调试器拿到之后就知道目标进程触发断点了。这个时候，咱们程序员就能通过调试器的UI交互界面或者命令行调试接口来调试目标进程，查看堆栈、查看内存、变量都随你。
如果我们要连续运行，调试器将会把之前修正的int 3指令给规复回去，然后奉告操作系统：我处理完了，把目标进程解冻吧！
上面大略描述了一下普通断点的实现事理。现在思考一个场景：我们创造一个bug，某个全局整数型变量的值总是莫名其妙被修正，但你创造有很多线程，很多函数都有可能会去修正这个变量，你想找出到底谁干的，怎么办？
这个时候上面的普通断点就没办法了，你须要一种新的断点：硬件断点。
这时候就该本小节的主人公调试寄存器登场演出了。
在x86架构CPU内部，供应了8个调试寄存器DR0~DR7。
DR0~DR3：这是四个用于存储地址的寄存器
DR4~DR5：这两个有点分外，受前面提到的CR4寄存器中的标志位DE位掌握，如果CR4的DE位是1，则DR4、DR5是不可访问的，访问将触发非常。如果CR4的DE位是0，则DR4和DR5将会变成DR6和DR7的别名，相称于做了一个软链接。这样做是为了将DR4、DR5保留，以便将来扩展调试功能时利用。
DR6：这个寄存器中存储了硬件断点触发后的一些状态信息
DR7：调试掌握寄存器，这里面记录了对DR0-DR3这四个寄存器中存储地址的中断办法（是对地址的读，还是写，还是实行）、数据长度（1/2/4个字节）以及浸染范围等信息
通过调试器的接口设置硬件断点后，CPU在实行代码的过程中，如果知足条件，将自动中断下来。
回答前面提出的问题，想要找出是谁偷偷修正了全局整形变量，只须要通过调试器设置一个硬件写入断点即可。
描述符寄存器所谓描述符，实在便是一个数据构造，用来记录一些信息，‘描述’一个东西。把很多个描述符排列在一起，组成一个表，就成了描述符表。再利用一个寄存器来指向这个表，这个寄存器便是描述符寄存器。
在x86/x64系列CPU中，有三个非常主要的描述符寄存器，它们分别存储了三个地址，指向了三个非常主要的描述符表。
gdtr: 全局描述符表寄存器，前面提到，CPU现在利用的是段+分页结合的内存管理办法，那系统统共有那些分段呢？这就存储在一个叫全局描述符表（GDT）的表格中，并用gdtr寄存器指向这个表。这个表中的每一项都描述了一个内存段的信息。
ldtr: 局部描述符表寄存器，这个寄存器和上面的gdtr一样，同样指向的是一个段描述符表（LDT）。不同的是，GDT是全局唯一，LDT是局部利用的，可以创建多个，随着任务段切换而切换（下文先容任务寄存器会提到）。
GDT和LDT中的表项，便是段描述符，描述了一个内存分段的信息，其构造如下：
一个表项霸占8个字节（32位CPU），里面存储了一个内存分段的诸多信息：基地址、大小、权限、类型等信息。
除了这两个段描述符寄存器，还有一个非常主要的描述符寄存器：
idtr: 中断描述符表寄存器，指向了中断描述符表IDT，这个表的每一项都是一个中断处理描述符，当CPU实行过程中发生了硬中断、非常、软中断时，将自动从这个表中定位对应的表项，里面记录了发生中断、非常时该去哪里实行处理函数。
IDT中的表项称为Gate，中文意思为门，由于这是运用程序进入内核的紧张入口。虽然表的名字叫中断描述符表，但表中存储的不全是中断描述符，IDT中的表项存在三种类型，对应三种类型的门：
任务门
陷阱门
中断门
三种描述符中都存储了处理这个中断/非常/任务时该去哪里处理的地址。三种门用场不一，个中中断门是真正意义上的中断，而像前面提到的调试指令int 3以及老式的系统调用指令int 2e/int 80都属于陷阱门。任务门则用的较少，要理解任务门，先理解下任务寄存器。
任务寄存器当代操作系统，都是支持多任务并发运行的，x86架构CPU为了顺应时期潮流，在硬件层面上供应了专门的机制用来支持多任务的切换，这表示在两个方面：
CPU内部设置了一个专用的寄存器——任务寄存器TR，它指向当前运行的任务。
定义了描述任务的数据构造TSS，里面存储了一个任务的高下文（一系列寄存器的值），下图是一个32位CPU的TSS构造图：
x86CPU的构想是每一个任务对应一个TSS，然后由TR寄存器指向当前的任务，实行任务切换时，修正TR寄存器的指向即可，这是硬件层面的多任务切换机制。
这个构想实在还是很不错的，然而现实却打了脸，包括Linux和Windows在内的主流操作系统都没有利用这个机制来进行线程切换，而是自己利用软件来实现多线程切换。
以是，绝大多数情形下，TR寄存器都是指向固定的，即便线程切换了，TR寄存器仍旧不会变革。
把稳，我这里说的的是绝大多数情形，而没有说去世。虽然操作系统不依赖TSS来实现多任务切换，但这并不虞味着CPU供应的TSS操作系统一点也没有利用。还是存在一些分外情形，如一些非常处理会利用到TSS来实行处理。
下面这张图，展示了掌握寄存器、描述符寄存器、任务寄存器构成的全貌：
模型特定寄存器
从80486之后的x86架构CPU，内部增加了一组新的寄存器，统称为MSR寄存器，中文直译是模型特定寄存器，意思是这些寄存器不像上面列出的寄存器是固定的，这些寄存器可能随着不同的版本有所变革。这些寄存器紧张用来支持一些新的功能。
随着x86CPU不断更新换代，MSR寄存器变的越来越多，但与此同时，有一部分MSR寄存器随着版本迭代，逐步固化下来，成为了变革中那部分不变的，这部分MSR寄存器，Intel将其称为Architected MSR，这部分MSR寄存器，在命名上，统一加上了IA32的前缀。
这里选取三个代表性的MSR大略先容一下：
IA32_SYSENTER_CS
IA32_SYSENTER_ESP
IA32_SYSENTER_EIP
这三个MSR寄存器是用来实现快速系统调用。
在早期的x86架构CPU上，系统调用依赖于软中断实现，类似于前面调试用到的int 3指令，在Windows上，系统调用用到的是int 2e，在Linux上，用的是int 80。
软中断毕竟还是比较慢的，由于实行软中断就须要内存查表，通过IDTR定位到IDT，再取出函数进行实行。
系统调用是一个频繁触发的动作，如此这般势必对性能有所影响。在进入奔驰时期后，就加上了上面的三个MSR寄存器，分别存储了实行系统调用后，内核系统调用入口函数所须要的段寄存器、堆栈栈顶、函数地址，不再须要内存查表。快速系统调用还供应了专门的CPU指令sysenter/sysexit用来发起系统调用和退出系统调用。
在64位上，这一对指令升级为syscall/sysret。
总结以上便是全部要先容的寄存器了，须要解释一下的是，这并不是x86CPU全部所有的寄存器，除了这些，还存在XMM、MMX、FPU浮点数运算等其他寄存器。
这篇文章以x86/x64架构CPU为目标，通过对CPU内部寄存器的阐述，串讲了CPU实行代码机制、内存寻址技能、中断与非常处理、多任务管理、系统调用、调试事理等多种打算机底层知识。
作者：轩辕之风
来源：编程技能宇宙（ID：xuanyuancoding）
